Please use this identifier to cite or link to this item: https://repositorio.utn.edu.ec/handle/123456789/18493
Citar este ítem

Full metadata record
DC FieldValueLanguage
dc.contributor.authorGuevara Vega, Cathy Pamela-
dc.contributor.authorPatiño Chalacan, Robert Alexander-
dc.contributor.authorLandeta López, Pablo Andrés-
dc.contributor.authorRea Peñafiel, Xavier Mauricio-
dc.contributor.authorQuiña Mera, José Antonio-
dc.date.accessioned2026-01-12T20:11:08Z-
dc.date.available2026-01-12T20:11:08Z-
dc.date.created2022-04-06-
dc.date.issued2026-01-12-
dc.identifier.issn18650929-
dc.identifier.urihttps://repositorio.utn.edu.ec/handle/123456789/18493-
dc.description.abstractEn la práctica de la Ingeniería de Software, desarrollar software de calidad representa un desafío. De esta manera, han surgido diversas propuestas, como el proceso de verificación y validación (V&V), el cual está compuesto por procedimientos, actividades y tareas destinadas a verificar y validar si el software es correcto y si satisface las necesidades de los usuarios. Por esta razón, este estudio se basó en el enfoque de Design Science Research (DSR) para responder a la pregunta: ¿Funciona la implementación de un plan de verificación y validación (VVP) utilizando el estándar IEEE 1012-2016/Cor 1-2017? El método utilizado para responder a esta pregunta consistió en la creación y aplicación de un VVP al software ad hoc SAREL, y posteriormente en la documentación de los hallazgos. Los resultados muestran que la aplicación del VVP alcanzó un cumplimiento del 96,50 %, de acuerdo con los criterios de evaluación de cada tarea de V&V, otorgando un grado satisfactorio de calidad.es_EC
dc.language.isoenges_EC
dc.publisherCommunications in Computer and Information Sciencees_EC
dc.rightsopenAccesses_EC
dc.rightsAtribución-NoComercial-CompartirIgual 3.0 Ecuador*
dc.rights.urihttp://creativecommons.org/licenses/by-nc-sa/3.0/ec/*
dc.subjectINGENIERÍA DE SOFTWAREes_EC
dc.subjectVALIDACIÓNes_EC
dc.subjectEVALUACIÓNes_EC
dc.titlePlan de verificación y validación en un producto de software: un estudio prácticoes_EC
dc.typeArticlees_EC
dc.description.degreeN/Aes_EC
dc.coverageIbarra. Ecuadores_EC
dc.contributor.orcidhttps://orcid.org/0000-0002-2470-8287es_EC
dc.contributor.orcidhttps://orcid.org/0000-0002-2914-8696es_EC
dc.contributor.orcidhttps://orcid.org/0000-0002-2913-6759es_EC
dc.contributor.orcidhttps://orcid.org/0000-0003-2516-9016es_EC
dc.title.enVerification and validation plan in a software product: A practical studyes_EC
dc.subject.enSOFTWARE ENGINEERINGes_EC
dc.subject.enSOFTWARE VERIFICATIONes_EC
dc.subject.enVALIDATIONes_EC
dc.description.abstract-enIn Software Engineering practice, it is a challenge to develop quality software. In this way, several proposals have emerged, such as verification and validation process (V&V), which is composed of procedures, activities and tasks to verify and validate if the software is correct and if it satisfies user needs. For this reason, we based this study on Design Science Research (DSR) approach to answer the question: Does the implementation of a VVP verification and valida-tion plan using the IEEE 1012-2016/Cor 1-2017 standard work? The method used to answer this question consisted of creating and applying a VVP to the ad-hoc SAREL software and then documenting the findings. The results show that the application of the VVP reached a compliance of 96.50%, according to the evaluation criteria of each V&V task granting a satisfactory degree of quality.es_EC
dc.identifier.doihttps://www.scopus.com/record/display.uri?eid=2-s2.0-85120521835&origin=resultslist&sort=plf-f&src=ses_EC
Appears in Collections:Artículos

Files in This Item:
There are no files associated with this item.


This item is protected by original copyright



This item is licensed under a Creative Commons License Creative Commons