|
|
Por favor, use este identificador para citar o enlazar este ítem:
https://repositorio.utn.edu.ec/handle/123456789/18493| Título : | Plan de verificación y validación en un producto de software: un estudio práctico |
| Title : | Verification and validation plan in a software product: A practical study |
| Autor : | Guevara Vega, Cathy Pamela Patiño Chalacan, Robert Alexander Landeta López, Pablo Andrés Rea Peñafiel, Xavier Mauricio Quiña Mera, José Antonio |
| Orcid: | https://orcid.org/0000-0002-2470-8287 https://orcid.org/0000-0002-2914-8696 https://orcid.org/0000-0002-2913-6759 https://orcid.org/0000-0003-2516-9016 |
| Tipo docuemento: | Article |
| Palabras clave : | INGENIERÍA DE SOFTWARE;VALIDACIÓN;EVALUACIÓN |
| Keywords : | SOFTWARE ENGINEERING;SOFTWARE VERIFICATION;VALIDATION |
| Fecha de publicación : | 12-ene-2026 |
| Fecha de creación : | 6-abr-2022 |
| Editorial : | Communications in Computer and Information Science |
| Resumen : | En la práctica de la Ingeniería de Software, desarrollar software de calidad representa un desafío. De esta manera, han surgido diversas propuestas, como el proceso de verificación y validación (V&V), el cual está compuesto por procedimientos, actividades y tareas destinadas a verificar y validar si el software es correcto y si satisface las necesidades de los usuarios. Por esta razón, este estudio se basó en el enfoque de Design Science Research (DSR) para responder a la pregunta: ¿Funciona la implementación de un plan de verificación y validación (VVP) utilizando el estándar IEEE 1012-2016/Cor 1-2017? El método utilizado para responder a esta pregunta consistió en la creación y aplicación de un VVP al software ad hoc SAREL, y posteriormente en la documentación de los hallazgos. Los resultados muestran que la aplicación del VVP alcanzó un cumplimiento del 96,50 %, de acuerdo con los criterios de evaluación de cada tarea de V&V, otorgando un grado satisfactorio de calidad. |
| Abstract: | In Software Engineering practice, it is a challenge to develop quality software. In this way, several proposals have emerged, such as verification and validation process (V&V), which is composed of procedures, activities and tasks to verify and validate if the software is correct and if it satisfies user needs. For this reason, we based this study on Design Science Research (DSR) approach to answer the question: Does the implementation of a VVP verification and valida-tion plan using the IEEE 1012-2016/Cor 1-2017 standard work? The method used to answer this question consisted of creating and applying a VVP to the ad-hoc SAREL software and then documenting the findings. The results show that the application of the VVP reached a compliance of 96.50%, according to the evaluation criteria of each V&V task granting a satisfactory degree of quality. |
| URI : | https://repositorio.utn.edu.ec/handle/123456789/18493 |
| Url del recurso: | https://www.scopus.com/record/display.uri?eid=2-s2.0-85120521835&origin=resultslist&sort=plf-f&src=s |
| ISSN : | 18650929 |
| Ciudad. País: | Ibarra. Ecuador |
| Grado Académico: | N/A |
| Aparece en las colecciones: | Artículos |
Ficheros en este ítem:
No hay ficheros asociados a este ítem.
Este ítem está protegido por copyright original |
Este ítem está sujeto a una licencia Creative Commons Licencia Creative Commons
