Please use this identifier to cite or link to this item: https://repositorio.utn.edu.ec/handle/123456789/18493
Citar este ítem

Title: Plan de verificación y validación en un producto de software: un estudio práctico
metadata.dc.title.en: Verification and validation plan in a software product: A practical study
Authors: Guevara Vega, Cathy Pamela
Patiño Chalacan, Robert Alexander
Landeta López, Pablo Andrés
Rea Peñafiel, Xavier Mauricio
Quiña Mera, José Antonio
metadata.dc.contributor.orcid: https://orcid.org/0000-0002-2470-8287
https://orcid.org/0000-0002-2914-8696
https://orcid.org/0000-0002-2913-6759
https://orcid.org/0000-0003-2516-9016
metadata.dc.type: Article
Keywords: INGENIERÍA DE SOFTWARE;VALIDACIÓN;EVALUACIÓN
metadata.dc.subject.en: SOFTWARE ENGINEERING;SOFTWARE VERIFICATION;VALIDATION
Issue Date: 12-Jan-2026
metadata.dc.date.created: 6-Apr-2022
Publisher: Communications in Computer and Information Science
Abstract: En la práctica de la Ingeniería de Software, desarrollar software de calidad representa un desafío. De esta manera, han surgido diversas propuestas, como el proceso de verificación y validación (V&V), el cual está compuesto por procedimientos, actividades y tareas destinadas a verificar y validar si el software es correcto y si satisface las necesidades de los usuarios. Por esta razón, este estudio se basó en el enfoque de Design Science Research (DSR) para responder a la pregunta: ¿Funciona la implementación de un plan de verificación y validación (VVP) utilizando el estándar IEEE 1012-2016/Cor 1-2017? El método utilizado para responder a esta pregunta consistió en la creación y aplicación de un VVP al software ad hoc SAREL, y posteriormente en la documentación de los hallazgos. Los resultados muestran que la aplicación del VVP alcanzó un cumplimiento del 96,50 %, de acuerdo con los criterios de evaluación de cada tarea de V&V, otorgando un grado satisfactorio de calidad.
metadata.dc.description.abstract-en: In Software Engineering practice, it is a challenge to develop quality software. In this way, several proposals have emerged, such as verification and validation process (V&V), which is composed of procedures, activities and tasks to verify and validate if the software is correct and if it satisfies user needs. For this reason, we based this study on Design Science Research (DSR) approach to answer the question: Does the implementation of a VVP verification and valida-tion plan using the IEEE 1012-2016/Cor 1-2017 standard work? The method used to answer this question consisted of creating and applying a VVP to the ad-hoc SAREL software and then documenting the findings. The results show that the application of the VVP reached a compliance of 96.50%, according to the evaluation criteria of each V&V task granting a satisfactory degree of quality.
URI: https://repositorio.utn.edu.ec/handle/123456789/18493
metadata.dc.identifier.doi: https://www.scopus.com/record/display.uri?eid=2-s2.0-85120521835&origin=resultslist&sort=plf-f&src=s
ISSN: 18650929
metadata.dc.coverage: Ibarra. Ecuador
metadata.dc.description.degree: N/A
Appears in Collections:Artículos

Files in This Item:
There are no files associated with this item.


This item is protected by original copyright



This item is licensed under a Creative Commons License Creative Commons